通过查找表，在FPGA上实现指数运算：通过并行算法，对BCPNN中的突触状态的权重及偏置更新过程实现速度提升；通过加法器和乘法器的模块复用，在保持相同计算性能的情况下降低资源开销。

SRAM作为存内运算的基础单元。在运算模式中，在一个时钟内，高时钟时信号时，完成乘法运算（输入信号和SRAM内储存的信号的乘积），在低时钟新号时，完成加法运算（通过分享电容完成）。

SRAM作为存内运算的基础单元。在运算模式中，在一个时钟内，高时钟时信号时，完成乘法运算（输入信号和SRAM内储存的信号的乘积），在低时钟新号时，完成加法运算（通过分享电容完成）。每一个运算单元可以有N bit作为多比特运算单元，乘法类似于1-bit的运算方式，N bit用不同的输出端电容大小，区分是第几位，最后再用分享电容的方式达到多bit的模拟运算。

a. 由于SRAM阵列作为存内运算的核心，其阵列架构和传统阵列有一些不同，需要创新的行列选择器来进行读写。

b. 在读写模式中，基于设计架构，比如是8位，一次性通过行选择，列选择以及阵列选择，生成对应的SRAM读写信号（通过选择对照表，非传统2进制选择规则），一次性读取或选择8位数据。

c. 在计算模式中，通过阵列选择，再试行选择，生成SRAM阵列计算开启信号，其他阵列不进行计算。

a. 用1-bit模拟运算单元，搭建N x M x P的SRAM阵列，N为行数，M为列数，P为阵列数，通过SRAM阵列选择器，可以选择读取和计算的相应SRAM单元。

b. 计算过程如下：

i. 输入端通过DAC，输入到阵列中

ii. 选择器选择合适的SRAM单元

iii. 通过各运算单元，做出乘法和加法

iv. 由ADC得出计算结果。